NOS DAC 10xTDA1543 + CS8416

[Fox...]

Zmontowałem ten DAC wg projektu http://www.pavouk.org/hw/spdifdac/en_index.html (SPDIF audio DAC with CS8416 and TDA1543).
W stosunku do projektu obniżyłem tylko napięcie zasilania TDA1543 z 8 do 7V. Pomimo radiatorków znacznie sie nagrzewały.
Po uruchomieniu jest taka sytuacja, że na wyjściach TDA1543 nie mam sygnału oraz na wyjściu RERR (pin 14) CS8416 mam poziom wysoki, czyli wskazanie błędu.
Podaję sygnał na wejścia Spdif i optyczne przełączając je odpowiednio wejściami sterującymi RxSel0 i RxSel1.
Wejścia sterujące SfSel0 (C-pin19, poziom H) i SfSel1 (Audio-pin15, poziom L) ustawiają format wyjściowy na 24bit/I2S.
Dostępne tryby "Data output format" to:
1. 24-bit, left-justified
2. 24-bit, I2S
3. 24-bit, right-justified
4. Direct AES3
U mnie jest "2".
Zaznaczę od razu że korzystam z TDA1543 bez "A" na końcu.
W schemacie ani w moim montażu nie dostrzegam błędów. Pozostaje wniosek, że CS8416 nie działa.
Czy ktoś z kolegów uruchamiał ten lub podobny układ ?
Chętnie skorzystam z doświadczeń :)
Niestety multimetr to za mało, aby zdiagnozować niesprawność :(

[Waldi_06]

jak masz wskazanie error na CS to tam trzeba szukac problemu, wiem , że nic odkrywczego,
do testów sprowadź układ do podstaw z zasilaniem,
potem zapodaj sygnał i zmierz sygnały na wyjściu i2s i MCLk czyli na szynie danych
dla pomiarów w miarę zaterminowanych i sygnału wejściowego 44.1/16 (np z CD) orientacyjnie powino być:
MCLk 11.xxxx MHz i napięcie średnie ok połowa zasilania CSa
LRSCK 44.1 kHz i napięcie jw.
SCLK częstotliwość 64 razy większa niż LRCLK, czyli ok 2.8224 Mhz i napięciu jw
częstotliwośc DATA powinna pływac w okolicach 200-400kHz (w zalezności od miernika) i napięciu mniejszym od średniego o ok 15% - tak ma być.

Jeżli CS jest sprawny ale w trybie wyciszonym to zegary pracują a na DATA jest cisza , czyli 0.

ja mam miernik Volcrafta mierzący do 30MHz więc jest mi łatwo mierzyć f i U na szynie danych bez wyciągania oscyloskopu.

[Fox...]

jak masz wskazanie error na CS to tam trzeba szukac problemu, wiem , że nic odkrywczego,
do testów sprowadź układ do podstaw z zasilaniem,
potem zapodaj sygnał i zmierz sygnały na wyjściu i2s i MCLk czyli na szynie danych
dla pomiarów w miarę zaterminowanych i sygnału wejściowego 44.1/16 (np z CD) orientacyjnie powino być:
MCLk 11.xxxx MHz i napięcie średnie ok połowa zasilania CSa
LRSCK 44.1 kHz i napięcie jw.
SCLK częstotliwość 64 razy większa niż LRCLK, czyli ok 2.8224 Mhz i napięciu jw
częstotliwośc DATA powinna pływac w okolicach 200-400kHz (w zalezności od miernika) i napięciu mniejszym od średniego o ok 15% - tak ma być.

Jeżli CS jest sprawny ale w trybie wyciszonym to zegary pracują a na DATA jest cisza , czyli 0.

ja mam miernik Volcrafta mierzący do 30MHz więc jest mi łatwo mierzyć f i U na szynie danych bez wyciągania oscyloskopu.

W piątek będę miał czym mierzyć częstotliwości. Dam znać.

[Waldi_06]

zakładam, że lupką x10 i dobrym swiatłem obejrzałeś wszystkie luty.

[Fox...]

znalazłem wreszcie trochę czasu aby zrobić pomiary;
i tak:
RERR (pin 14) - 2,8V (podłączony przez R2 = 47k do VL) [VL=5V]
C (pin 19) - 0V (podłączony przez R7 = 47k do VL)
AUDIO (pin 15) - 0V (podłączony przez R3 = 47k do GND)
RST (pin 9) - 5V (podłączony przez R1 = 47k do VL i tantal 22uF do GND)
RXSEL1 i RXSEL0 (pin 10 i 11) - 0V [wybrane wej. RXP0 (pin 4) i tam podany sygnał SPDIF z CD
SDOUT (pin 26) - 0V i brak wskazania częstotliwości
OSCLK (pin 27) - ok. 3V i jakaś częstotliwość (mój miernik nie mierzy prawidłowo w tym zakresie)
OLRCK (pin 28) - jak na pin 27

wygląda na to, że CS jest w tym trybie wyciszonym;
dodam jeszcze, że zamieniałem CS (mam 2 szt.)
co powoduje tryb wyciszony ?

- - - - - aktualizacja - - - - -

Wejścia sterujące SfSel0 (C-pin19, poziom H) i SfSel1 (Audio-pin15, poziom L) ustawiają format wyjściowy na 24bit/I2S.
Dostępne tryby "Data output format" to:
1. 24-bit, left-justified
2. 24-bit, I2S
3. 24-bit, right-justified
4. Direct AES3
U mnie jest "2".
:(

jak wynika z pomiarów, aktualnie tryb "Data output format" wskazuje jednak na "1. 24-bit, left-justified"
ze względu na poziom niski na wyjściu C (które poprzednio mylnie uznałem za wejście (podłączone przez rezystor do VL))

- - - - - aktualizacja - - - - -

zakładam, że lupką x10 i dobrym swiatłem obejrzałeś wszystkie luty.

od tego zacząłem...

[irek]

Ten DAC to stary 16bitowiec wiec chyba powinien dostac klasyczny 16bitowy format typu I2S.

Ale cos czyje, ze CS po prostu nie odbiera sygnalu spdif. Jak nie odbiera to na wyjsciu I2S pojawia sie zerowy sygnal z jakims niskim probkowaniem. Po prostu cyfrowa cisza.