Witam. Wiem, że DAC nie posiada obudowy, więc jeśli nie pasuje do tego działu to proszę o przeniesienie do innego razem z https://diyaudio.pl/showthread.php/30368-AD1865-FPGA-3lite.
Krótki opis montażu, uruchomienia wersji AD1862.
Przeróbki:
Każda linia zabezpieczona diodami prostowniczymi U8;9;11;14. Diody zostały dołożone ze względu na dodatkową ochronę stabilizatorów przed napięciem z rozładowujących się kondensatorów, które są na wyjściu stabilizatorów.
Pobór prądu:
18VDC (D2) 337 dzielnik oryginalny (15V) ze względu na to, że LM7812;7912 są zasilane zza LM317;337 i w przypadku użycia dzielnika na 12V LM7812;7912 pracowałyby niestabilnie, pobór bez AD1862 67mA
18VDC (D1) 317 dzielnik jw , pobór bez AD1862 237mA (linia 337 załączona)
9VDC (D4) 13mA bez AD1862
9VDC (D6) 10mA bez AD1862
Uwaga Żeby poprawnie sprawdzić pobór 317/337 potrzebujemy zasilacza dwu kanałowego. Jedynie co to możemy sprawdzić pojedynczo: linie 337, linie , która zasila część AD1862+7805 na FPGA oraz linię, która zasila AD1862 (-5VDC). Także jeśli sprawdzimy 337 na zasilaczu i będzie ok to możemy podpiąć trafo pod 337 a pod 317 zasilacz laboratoryjny i zobaczyć pobór prądu.
(Pamiętajmy o podpięciu wszystkich uzwojeń, DAC na AD1862 posiada 4!)
Proponowane trafo do DACa:
Sec I: 7V 0,1A (AD1862 część ujemna)
Sec II: 7V 0,5A (FPGA + AD1862 część dodatnia)
Sec III: 13V 0,25A (analog 1)
Sec IV: 13V 0,25A (analog 2)
Uwagi co do montażu:
- wymagany radiator dla wszystkich regulatorów napięcia (w wersji przewlekanej) a w szczególności dla 7805, który zasila FPGA! Będzie ciepło
- filtr FPGA ustawiamy w tryb 20bit
- kondensator C32 ma źle oznaczoną polaryzację na PCB! Złożony przeze mnie DAC ma wlutowany kondensator poprawnie.
Trymowanie - jak ustawić Artę i EMU tutaj - https://diyaudio.pl/showthread.php/30368-AD1865-FPGA-3lite
Przed trymowaniem, prawy kanał:
0dBFs:
-60dBFs:
Po trymowaniu, lewy kanał:
0dBFs:
-60dBFs:
Prawy kanał:
0dBFs:
-60dBFs:
Zdjęcia złożonego DACa:
W pełnej rozdzielczości: https://www.flickr.com/photos/125677873@N02/albums/72157715926615276
Najważniejsze! - połączenie I2S między USB Audio/Amanero a FPGA nie może być dłuższe niż 15-20cm. Inaczej mogą być problemy w zrywaniu dźwięku oraz pojawi się błąd na FPGA "ERROR MCLK". W tym przypadku rozwiązaniem będzie pominięcie MLCK i zdublowanie BCLK z USB Audio/Amanero, wpinamy w BCLK i MCLK na FPGA.
Krótki opis montażu, uruchomienia wersji AD1862.
Przeróbki:
Każda linia zabezpieczona diodami prostowniczymi U8;9;11;14. Diody zostały dołożone ze względu na dodatkową ochronę stabilizatorów przed napięciem z rozładowujących się kondensatorów, które są na wyjściu stabilizatorów.
Pobór prądu:
18VDC (D2) 337 dzielnik oryginalny (15V) ze względu na to, że LM7812;7912 są zasilane zza LM317;337 i w przypadku użycia dzielnika na 12V LM7812;7912 pracowałyby niestabilnie, pobór bez AD1862 67mA
18VDC (D1) 317 dzielnik jw , pobór bez AD1862 237mA (linia 337 załączona)
9VDC (D4) 13mA bez AD1862
9VDC (D6) 10mA bez AD1862
Uwaga Żeby poprawnie sprawdzić pobór 317/337 potrzebujemy zasilacza dwu kanałowego. Jedynie co to możemy sprawdzić pojedynczo: linie 337, linie , która zasila część AD1862+7805 na FPGA oraz linię, która zasila AD1862 (-5VDC). Także jeśli sprawdzimy 337 na zasilaczu i będzie ok to możemy podpiąć trafo pod 337 a pod 317 zasilacz laboratoryjny i zobaczyć pobór prądu.
(Pamiętajmy o podpięciu wszystkich uzwojeń, DAC na AD1862 posiada 4!)
Proponowane trafo do DACa:
Sec I: 7V 0,1A (AD1862 część ujemna)
Sec II: 7V 0,5A (FPGA + AD1862 część dodatnia)
Sec III: 13V 0,25A (analog 1)
Sec IV: 13V 0,25A (analog 2)
Uwagi co do montażu:
- wymagany radiator dla wszystkich regulatorów napięcia (w wersji przewlekanej) a w szczególności dla 7805, który zasila FPGA! Będzie ciepło
- filtr FPGA ustawiamy w tryb 20bit
- kondensator C32 ma źle oznaczoną polaryzację na PCB! Złożony przeze mnie DAC ma wlutowany kondensator poprawnie.
Trymowanie - jak ustawić Artę i EMU tutaj - https://diyaudio.pl/showthread.php/30368-AD1865-FPGA-3lite
Przed trymowaniem, prawy kanał:
0dBFs:
-60dBFs:
Po trymowaniu, lewy kanał:
0dBFs:
-60dBFs:
Prawy kanał:
0dBFs:
-60dBFs:
Zdjęcia złożonego DACa:
W pełnej rozdzielczości: https://www.flickr.com/photos/125677873@N02/albums/72157715926615276
Najważniejsze! - połączenie I2S między USB Audio/Amanero a FPGA nie może być dłuższe niż 15-20cm. Inaczej mogą być problemy w zrywaniu dźwięku oraz pojawi się błąd na FPGA "ERROR MCLK". W tym przypadku rozwiązaniem będzie pominięcie MLCK i zdublowanie BCLK z USB Audio/Amanero, wpinamy w BCLK i MCLK na FPGA.
Ostatnia edycja: