No to może trochę ciekawych faktów - oficjalnie układ CM6631A oraz CM6632A chodzi z maksymalną prędkością 192 kHz, ale nieoficjalnie podkręcany jest do 384 kHz pryz zwiększeniu zegara wejściowego, tj. master clock'a (z 24.576 MHz / 22.5792 MHz na 49.152 MHz / 45.1584 MHz) przy oszukaniu wewnętrznego układu, tj. układ tak naprawdę myśli, że ma na wejściu zegary 24.576 MHz / 22.5792 MHz, więc układ pracuje bez dzielnika i z dwa razy większą prędkością. Nie robi mu to żadnej różnicy, ponieważ ewidentnie został tak zaprojektowany, ale został ograniczony z powodu faktu, że 24.576 MHz oraz 22.5792 MHz są znacząco tańsze od 49.152 MHz oraz 45.1584 MHz (przynajmniej tak twierdzi pracownik C-Media z diyaudio.com). W takim wypadku można by pomyśleć, że jak zwiększymy zegar wejściowy do 98.304 MHz oraz 90.3168 MHz to powinien chodzić nawet przy 768k. Niestety, testowałem to zaraz na początku i wewnętrzna logika siadła już przy zegarze 60 MHz, więc pomysł upadł. Po kilka tygodniach wpadł mi pomysł ze slave mode, tj. w tym trybie CM6631A wymaga tylko taktowania BCLK oraz LRCK, więc teoretycznie ten problem nie występuje. No to zobaczmy co się dzieje na wyjściu BCLK oraz DATA przy podaniu BCLK na poziomie 49.152 MHz i LRCK na poziomie 705,6 kHz:
Żółty - BCLK.
Niebieski - DATA.
Coś tam się dzieje i układ odpowiada, ale nieprawidłowo (za duże opóźnienie reakcji DATA względem opadającego zbocza BCLK). Zobaczmy jak to wygląda przy BCLK na poziomie 24.576 MHz oraz LRCK na poziomie 384 kHz:
Tutaj reakcja jest prawidłowa.
No ale skoro układ odpowiada przy 768 kHz to i można zrobić pewien trik, tj. stworzyć dwa sygnały BCLK oraz LRCK, jedne taktują CM6631A w slave-mode a drugie są opóźnione w fazie o 90 stopni BCLK i służą do odbioru danych z DATA:
Musiałem na szybko dopisać obsługę formatu right-justified w FPGA i puścić go na PCM58 od kolegi olog z forum AS, ponieważ żaden z dostępnych u mnie przetworników nie przyjmie takiego formatu na klatę a PCM58 już tak:
Niebieski - zegar dla formatu right justified.
Żółty - LRCK.
No i koniec końców pliczek z diyinhk do testowania ich najnowszego XMOS'a:
Generator w ARTA był ustawiony na 1 kHz a pliczek na jednym kanale odtwarza 2 kHz, więc dla programu THD to 100%
Co nie zmienia faktu, że wszystko widać.
Mamy układ, który potrafi odtworzyć plik 768 kHz bez większego problemu 
